This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Untitled

CLIPPEDIMAGE= JP410199752A

PAT-NO: JP410199752A

DOCUMENT-IDENTIFIER: JP 10199752 A

TITLE: MULTILAYER CERAMIC ELECTRONIC PART

PUBN-DATE: July 31, 1998

INVENTOR-INFORMATION:

NAME

OGOSE, YOICHI UENO, IWAO

WAKAHATA, YASUO

OKAMOTO, KAORI

TAKAMI, AKIHIRO

KOBAYASHI, KIMIO

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP09004302

APPL-DATE: January 14, 1997

INT-CL (IPC): H01G004/232;H01G004/12;H01G004/30

ABSTRACT:

PROBLEM TO BE SOLVED: To remove a distortion in thermal contraction ratio owing

to a difference of thermal expansion coefficient between ceramics and an

external electrode and prevent a generation of cracks by a method wher ein the

external electrodes are formed only at both end surfaces to which an internal

electrode of a lamination is exposed.

SOLUTION: Internal electrodes 6 are alternately provided so as to expose to an

end surface of a ceramic layer 5. A lamination 7 is constituted by th is

plurality of ceramic layers 5 and internal electrodes 6. External electrodes 8

are provided only on both end surfaces to which the internal electrode

Untitled

s 6 of

- this lamination 7 are alternately exposed, whereby a distortion due to a
- difference of thermal contraction ratio is removed in a manufacturing process.
- Thereby, multilayer ceramic electronic parts which can be sufficiently endured
- if a heat cycle is applied thereto are manufactured without generating cracks

in a ceramic layer.

COPYRIGHT: (C) 1998, JPO

(51) Int.Cl.⁶

識別記号

(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-199752

(43)公開日 平成10年(1998) 7月31日

(01)								
H01G	4/232		H01G	1/147	A			
	4/12	3 5 2		4/12	352			
	4/30	3 0 1		4/30	301	301B		
			審査請求	え 未請求	請求項の数2	OL	(全 5 頁)	
(21)出顧番号	}	特顧平9-4302	(71)出顧人	=	821 器産業株式会社			
(22)出顧日		平成9年(1997)1月14日		大阪府門真市大字門真1006番地				
			(72) 発明者	大阪府	并一 門真市大字門真! 式会社内	1006番堆	松下電器	
			(72)発明者	上野	巌			
				大阪府	門真市大字門真印	006番堆	松下電器	

ΡI

(54) 【発明の名称】 積層形セラミック電子部品


(57)【要約】

【課題】 製造時にクラックの発生のない積層形セラミ ック電子部品を提供することを目的とするものである。 【解決手段】 セラミック層5間に交互に端面に表出す る内部電極6を設けた積層体7の内部電極6の表出する 両端面のみに外部電極8を形成した構成としたものであ る。

ケ セラミック層 7 穩層体 6 内部電極 8 外部電極

最終頁に続く

大阪府門真市大字門真1006番地 松下電器



産業株式会社内

産業株式会社内 (74)代理人 弁理士 滝本 智之 (外1名)

(72)発明者 若畑 康男

【特許請求の範囲】

【請求項1】 セラミック層の間に交互に端面に表出す る内部電極を設けた積層体の内部電極の表出する両端面 のみに外部電極を形成してなる積層形セラミック電子部

【請求項2】 積層体の両端面に設けた外部電極を被い 積層体の端面に隣接する他の4面にまたがるように補強 用電極を設けた請求項1に記載の積層形セラミック電子 部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は各種電子機器に利用 される積層形セラミックコンデンサや積層形バリスタな どの積層形セラミック電子部品に関するものである。

[0002]

【従来の技術】一般に、電子部品分野においては軽薄短 小化や高性能化の要請が強く、その対策として一般的に は積層構造のものが多く採用されてきている。

【0003】従来の積層形セラミックコンデンサに代表 される積層形セラミック電子部品としては図6、図7に 20 示すように構成されていた。すなわち、複数のセラミッ ク層1の間に内部電極2を交互に対向する端面に表出す るように設け、この内部電極2が表出する両端面および この両端面に隣接する4面の一部に外部電極3を形成し て構成されている。

【0004】このような構成で、その製造方法は、セラ ミック生シート上に電極ペーストを交互に対向する端縁 に至るように印刷して内部電極2としたものを複数枚積 層し、少なくとも最上層に電極の形成されないセラミッ 寸法に切断して電子部品素体とし、この電子部品素体の 両端に外部電極3を塗布してから焼成して積層形セラミ ック電子部品としていた。

[0005]

【発明が解決しようとする課題】上記従来の構成および 製造方法においては、焼成時の最高温度から冷却してい く際に、外部電極3とセラミック層1の熱膨張係数の違 いにより収縮率の違いが発生し、図7に示すようにセラ ミック層1にクラック4が発生し、電気特性にばらつき が発生してしまうといった問題があった。このクラック 40 4の発生は、電子部品素体の両端面に隣接する4面にま で外部電極3が形成されており、上述の収縮率の違いに よる歪みが外部電極3の端部に集中することにより、外 部電極3の端部を結ぶ線上に発生するものと考えられ

【0006】すなわち、両端面だけでなく端面に隣接す る4面に外部電極3が形成されている場合、熱収縮の違 いによる応力が3次元に働き、端面から隣接する4面に 形成されている外部電極3の端部が端面上の外部電極3 に引張られ、これにより外部電極3の4面の端部に応力 50 20 μm程度の厚さの生シートにして所定の大きさに切

が集中し、セラミック層1にクラック4が発生すると考 えられる。

【0007】本発明は以上のような従来の欠点を除去 し、製造時にクラックの発生しない積層形セラミック電 子部品を提供することを目的とするものである。

[8000]

【課題を解決するための手段】上記課題を解決するため に本発明の積層形セラミック電子部品は、セラミック層 の間に交互に端面に表出する内部電極を設けた積層体の 10 内部電極の表出する両端面のみに外部電極を形成したも のである.

【0009】上記構成とすることにより、セラミックと 外部電極の熱膨張係数の違いからくる熱収縮率による歪 みによってセラミック層にクラックを発生させることが 阻止できることになる。

[0010]

【発明の実施の形態】本発明の請求項1に記載の発明 は、セラミック層の間に交互に端面に表出する内部電極 を設けた積層体の内部電極の表出する両端面のみに外部 電極を形成したものであり、製造過程で熱収縮率の差に よるクラックの発生は阻止することができる。

【0011】請求項2に記載の発明は、外部電極を被い 積層体の端面に隣接する他の4面にまたがるように補強 用電極を設けたものであり、外部電極の積層体からの剥 れを阻止することができる。

【0012】以下、本発明の積層形セラミック電子部品 の一実施の形態の具体例について図面を用いて説明す

【0013】図1は本発明の一実施の形態における積層 ク生シートを積層したものを加圧成形し、これを所定の 30 形セラミックコンデンサを例とする積層形セラミック電 子部品の一部切欠斜視図、図2は同要部の断面図、図3 は同製造工程上の分解斜視図、図4は同製造方法を示す 工程図、図5は他の例を示す要部の断面図である。

> 【0014】まず、図1、図2において、5はセラミッ ク層であり、6は交互にセラミック層5の端面に表出す るように設けた内部電極、7はこの複数のセラミック層 5と内部電極6によって構成された積層体、8はこの積 層体7の内部電極6の交互に表出する両端面にのみ設け られた外部電極である。

【0015】次に上記構成の積層形セラミック電子部品 を製造する方法について説明する。まず、SrTiO3 (98.0mo1%)を主成分とし、これにNb2O 5 (1. Omol%), MnO(1. Omol%)を混 合してなるセラミック材料を空気中で600~1200 ℃で仮焼し、平均粒径が0.5μm以下になるように粉 砕し、この粉砕された微粉末を出発原料とした。

【0016】この微粉末の出発原料をブチラール樹脂な どの有機バインダーとともに溶媒中に分散させてスラリ 一状とし、このスラリーをドクターブレード法によって 断した。

【0017】次に図3に示すように、生シート9の上に Pdからなる内部電極ペースト10を所定の大きさに応 じてスクリーン印刷によりパターン印刷した。このよう に内部電極ペースト10を印刷した生シート9を複数枚 積層し、最上層および最下層の生シート9aには内部電 極ペーストを印刷しないものを積層した。また、内部電 極ペースト10を印刷した生シート9は、内部電極ペー スト10が端縁まで形成される側を交互に対向する端縁 にくるように積層し、最終的には加熱しながら加圧して 10 圧着した。

【0018】次に空気中で600~1250℃で脱脂、 仮焼を行った後、内部電極6が表出した両端面に隣接す る4面にAg-Pdからなる外部電極ペーストがまわり こまないように塗布し、還元雰囲気中で1200~13 50℃で焼成した。この焼成後、空気中で900~12 50℃で再酸化して図1、図2に示す積層形セラミック 電子部品とした。

【0019】なお、外部電極8の剥れが心配な場合は、 上記外部電極8を被うようにAgよりなる補強用電極ペ 20 形態における一部切欠斜視図 ーストを隣接する4面の一部にも形成されるように塗布 し、空気中で850℃、15分間焼付けて補強用電極1 1を形成した。

【0020】この製造方法を図4に示すとともにその構 成を図5に示す。また、具体例としては幅3.2㎜、奥 行き1.6㎜、厚み0.5㎜の寸法で内部電極の形成さ れた有効層を30層、上下端面に無効層を配置して積層 したバリスタ機能付セラミックコンデンサとし、その容 量と容量のばらつき、さらに割れの発生率を(表1)に 示した。ただし、このときの焼成などの各条件は粉末段 30 6 内部電極 階における空気中での脱脂、仮焼は1200℃、2時 間、N2: H2=99:1の還元雰囲気中での焼成は13 00℃、2時間、再酸化は1100℃、1時間で行った ものである。

【0021】なお、容量Cは測定電圧1.0V、周波数 1. 0kHzでの値であり、割れの発生率は、樹脂中に 測定済みのバリスタ機能付セラミックコンデンサを埋め 込み、バフ研磨などの研磨をし、顕微鏡観察を行って得 たものである。

[0022]

【表1】

	本発明	從来例
ワレの発生率	0%	31%
容量(C	100nP	80nF
容量 C の パラツキσn	2%	27%

【0023】(表1)から明らかなように本発明による 積層形セラミック電子部品は、従来例に比べ割れも抑制 され、容量のばらつきも著しく低減されている。

【0024】なお、本実施の形態においては、セラミッ ク材料にSrTiO3系の材料を用いたが、この材料と してはBaTiO3などの他の誘電体材料やZnOやサ ーミスタなどの半導体セラミックでも有効である。

【0025】また、内部電極用ペースト10にPd、外 部電極用ペーストにPd-Agを用いたが、内部電極に Pt、Pd-Agや卑金属であるNi、Cu、外部電極 にPt、Pd、Ni、Cuあるいはそれらの混合物のペ ーストを用いてもよい。

[0026]

【発明の効果】以上のように本発明によれば、セラミッ ク層にクラックを発生させることなく、ヒートサイクル が加えられても十分に耐えられる積層形セラミック電子 部品とすることができる。

【図面の簡単な説明】

【図1】本発明の積層形セラミック電子部品の一実施の

【図2】同要部の断面図

【図3】同製造工程途上の分解斜視図

【図4】同製造工程図

【図5】他の実施の形態の要部の断面図

【図6】従来の積層形セラミック電子部品の一部切欠斜 视図

【図7】同要部の断面図

【符号の説明】

5 セラミック層


7 積層体

8 外部電極

11 補強用電極

50

40



フロントページの続き

(72)発明者 岡本 香織 大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 ▲高▼見 昭宏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 小林 喜美男

大阪府門真市大字門真1006番地 松下電器

産業株式会社内